

Frame Aligner

Final Verification Report

SystemVerilog | UVM | Functional Verification

Yonatan Zvida	שם הסטודנט
Chip Design & Verification	קורס
ספטמבר 2026	תאריך

Digital Design Verification Project

2026

תוכן עניינים

3	1. תקציר ומטרות האימות
4	2. מפרט ה-DUT והנחות עבודה
4	2.1 ממשק
4	2.2 מבנה המסגרת
4	2.3 אלגוריתם יישור
5	2.4 הנחות ופרשנות במקור
6	3. ארכיטקטורת סביבת האימות
6	3.1 זרימת המידע
7	4. רכיבי הסביבה ומימוש סביבת האימות
7	4.1 טרנזקציה (Transaction)
7	4.2 דרייבר ובלוקי שעון (Clocking Blocks & Driver)
7	4.3 סוכנים, סביבת אימות ובדיקה (Test & Agents, Environment)
7	4.4 רצף ראשי (Master Sequence)
8	5. מודל הייחוס וה-Scoreboard
8	5.1 מצב מודל הייחוס
8	5.2 עקרונות התנהגות חשבים
9	6. תוכנית הגירויים וה-Sequences
9	6.1 אסטרטגיית Random
10	7. Assertion
10	7.1 בדיקות Assertion המכוונות לבאגים
11	8. Functional Coverage
11	8.1 Event-sampled transition coverage
12	9. Code Coverage ו-Regression
12	9.1 Code Coverage
13	9.2 Regression על ה-DUT המקורי
14	10. ממצאי באגים ב-DUT המקורי
14	10.1 תזמון איבוד סנכרון - BUG-01
15	10.2 זיהוי כותרת חוקית בתוך מסגרת שגויה - BUG-02/03
15	10.3 תרחיש חפיפה וגבולות איבוד סנכרון - BUG-04/05
16	10.4 בדיקת תקינות הסביבה מול RTL Reference מתוקן
18	11. Traceability וקריטריוני סיום
18	11.1 קריטריוני סיום
19	12. סיכום
20	נספח א - הוראות הרצה
21	נספח ב - רשימת קבצי הפרויקט

1. תקציר ומטרות האימות

מטרת הפרויקט היא לאמת בלוק Frame Aligner המקבל זרם בתים רציף, מזהה גבולות של מסגרות על בסיס שני דפוסי Header חוקיים, משיג סנכרון לאחר רצף מסגרות חוקיות ומאבד סנכרון לאחר רצף מסגרות שגויות. סביבת האימות נכתבה ב-UVM/SystemVerilog ונבנתה בגישת Black-Box: הבדיקות מסתמכות על כניסות ויציאות ה-DUT, בעוד המימוש הפנימי של ה-DUT משמש להבנת המפרט בלבד ולא כמקור לתוצאה הצפויה.

- אימות שני דפוסי Header חוקיים: 0xAFAA ו-0xBA55, כאשר השידור הוא LSB-first.
- אימות מבנה Frame קבוע של 12 בתים: 2 בתי Header ועוד 10 בתי Payload.
- אימות השגת Sync לאחר 3 מסגרות חוקיות רצופות.
- אימות איבוד Sync לאחר 4 מסגרות שגויות / 48 בתים במסגרת מנגנון איבוד הישור.
- אימות `fr_byte_position`, כולל תחום 0..11 והתנהגות במסגרות חוקיות ושגויות.
- אימות תרחישי Corner כגון Header, bad MSB, בתוך Payload, overlap לפני Sync ובגבולות איבוד Sync.
- איסוף Assertions, Functional Coverage ו-Code Coverage לצד בדיקה מחזורית ב-Scoreboard.

תוצאה מרכזית

הסביבה חשפה מספר באגים עקביים ב-DUT המקורי. לצורך בדיקת תקינות הסביבה בלבד הורצה גם גרסת RTL Reference מתוקנת: כל ה-Sequences המכונים וריצה של 50,000 טרנזקציות רנדומליות הסתיימו ללא שגיאות ב-Scoreboard וב-Assertions, תוך פגיעה בכל ה-Functional Coverage שהוגדר.

2. מפרט ה-DUT והנחות עבודה

2.1 ממשק

אות	כיוון	רוחב	תפקיד
clk	Input	1	שעון המערכת
reset	Input	1	Reset א-סינכרוני, פעיל גבוה
rx_data	Input	8	בית נתונים אחד בכל מחזור
fr_byte_position	Output	4	מיקום הבית במסגרת, ערכים חוקיים 0 עד 11
frame_detect	Output	1	חיווי שהמערכת נמצאת בסנכרון

2.2 מבנה המסגרת

חלק	גודל	תוכן
Header	16 bit / 2 bytes	0xAFAA או 0xBA55
Payload	80 bit / 10 bytes	נתונים אקראיים
Frame מלא	96 bit / 12 bytes	Header + Payload

סדר השידור בפועל: 0xAFAA נשלח כ-AA AF ו-0xBA55 נשלח כ-BA 55.

2.3 אלגוריתם יישור


- לפני Sync מתבצע חיפוש Header בזרם הבתים.
- לאחר 3 מסגרות חוקיות רצופות frame_detect עולה ל-1.
- לאחר 4 מסגרות שגויות רצופות בזמן Sync יש לאבד את היישור.
- בזמן Sync גבולות המסגרת קבועים ל-12 בתים ולכן דפוס שנראה כמו Header בתוך Payload אינו אמור להזיז את גבול המסגרת.
- fr_byte_position עוקב אחר מיקום הבית במסגרת; במודל הייחוס הסופי נבנה התזמון לפי ה-Waveforms של המפרט והתצפיות שנקבעו במהלך האימות.

2.4 הנחות ופרשנות במקור

מזהה	נושא	החלטה בסביבה
A1	LSB-first	ה-Driver שולח header [7:0] ואחריו header [15:8] תואם ל-Waveform במפרט.
A2	Payload חוקי = 10 בתים	מפרט הבלוק מגדיר 80 ביט Payload. באחד משקפי ה-Data Item מופיע טווח אורכים; בסביבה הסופית Frame חוקי נשמר באורך 10 בתים.
A3	Payload יכול להכיל כל ערך	לא הוגבלה הופעת BA/55/AF/AA בתוך Payload; נבנו Sequences מכוונים לכך.
A4	תזמון העלאת Sync	לפי מודל הייחוס והדגימה, לאחר ה-Header השלישי העלייה נצפית בתזמון שנבדק ב-p3 עם ##2 מסיום רצף ה-Headers.
A5	תזמון איבוד Sync	ה-Scoreboard כולל delay לאחר השלמת 48 בתים רעים; p4/p5 נכתבו בהתאם. ה-DUT המקורי יורד מוקדם יותר.
A6	Reset באמצע Frame	לא נכלל בתרחישי ה-Directed לפי ה-Scope שנקבע לפרויקט. נבדק Reset כללי ואיפוס המוצאים.
A7	Overlap לפני Sync	אם MSB שגוי הוא עצמו LSB אפשרי, מצופה להתחיל ממנו בדיקת Header חדשה; נבדק ב-seq_overlap וב-p10.

3. ארכיטקטורת סביבת האימות

הסביבה מחולקת ל-Agent אקטיבי בצד הכניסה, Agent פסיבי בצד היציאה, Scoreboard עם Reference Model, רכיב Interface המכיל Clocking Blocks ו-Assertions, וכן Test Sequence ו-Master Sequence השולטים בריצות.



תרשים 1 - ארכיטקטורת סביבת UVM כפי שמומשה בקבצי הפרויקט.

3.1 זרימת המידע

- המנוע my_test יוצר master_seq ומריץ אותו על ה-Sequencer של agent_in.
- ה-Driver ממיר Transaction לבתים על rx_data, קודם LSB של Header, אחריו MSB ולאחר מכן Payload.
- monitor_in דוגם byte אחד של rx_data בכל מחזור ומפרסם Transaction בן byte יחיד.
- monitor_out דוגם frame_detect ו-fr_byte_position בכל מחזור.
- שני המוניטורים מחברים במקביל ל-Scoreboard ול-Coverage באמצעות analysis ports ו-TLM FIFOs.
- ה-Scoreboard משווה Expected מול Actual בכל מחזור, ורק לאחר ההשוואה מקדם את מודל הייחוס עם byte הקלט של אותו מחזור.

4. רכיבי הסביבה ומימוש סביבת האימות

4.1 טרנזקציה (Transaction)

המחלקה my_tran מגדירה שלושה סוגי Header: HEADER_1, HEADER_2 ו-ILLEGAL_HEADER. שני ה-Headers החוקיים מקובעים לערכים 16'hAFAA, 16'hBA55. Frame חוקי כולל Payload באורך 10 בתים. עבור ILLEGAL_HEADER אורך data מותר בטווח 1..50 בתים, וה-Header המלא נדרש להיות שונה משני ה-Headers החוקיים.

Header kind	משקל Randomization	אורך data
HEADER_1	15	10
HEADER_2	15	10
ILLEGAL_HEADER	70	1...50

4.2 דרייבר ובלוקי שעון (Clocking Blocks & Driver)

- drv_cb פועל ב-negedge עם skew של 1ns, וה-Driver מניע byte אחד בכל מחזור.
- mon_cb פועל ב-posedge עם skew של 1ns ומדגם כניסה ויציאות.
- ה-Driver משדר ברצף: $header[7:0] < header[15:8] < data[0..N-1]$.
- בין Transactions אין מחזור Idle יזום; הזרם נשמר רציף.

4.3 סוכנים, סביבת אימות ובדיקה (Test & Agents, Environment)

רכיב	תפקיד
my_agent_in	Agent אקטיבי: sequencer + driver + monitor_in
my_agent_out	Agent פסיבי: monitor_out
my_env	יוצר Agents, Scoreboard ו-Coverage ומחבר analysis ports
my_test	מפעיל master_seq ומנהל objection
top	יוצר DUT, interface, clock/reset ומגדיר virtual interface באמצעות uvm_config_db

4.4 רצף ראשי (Master Sequence)

במצב Random ברירת המחדל check_one=0. מספר האיטרציות loops_num מוגרל בטווח 20,000..40,000, ובכל איטרציה נבחר אחד מ-11 ה-Sequences. במצב check_one=1 ניתן להריץ Sequence יחיד לצורך Debug מכוון.

5. מודל הייחוס וה-Scoreboard

ה-Scoreboard הוא הליבה הפונקציונלית של הסביבה. הוא מקבל בנפרד Transaction קלט ו-Transaction פלט, משווה את המוצאים שנדגמו למצב הצפוי, ורק לאחר מכן מעדכן את מודל הייחוס לפי rx_data של אותו מחזור. סדר זה מונע הקדמה של המודל במחזור אחד ביחס ל-DUT.

```
ref_model_step(tr_in.data[0]) <= check_output(tr_out) <= out_fifo.get(tr_out) <= in_fifo.get(tr_in)
```

5.1 מצב מודל הייחוס

תפקיד	משתנה
מיקום הבית הצפוי	position_byte_exp
מצב ה-Sync הצפוי	exp_frame_detect
שמירת byte קודם לצורך בדיקת Header	prev_rx_data
נמצא LSB מועמד	valid_lsb
מספר בתי Payload שנותרו	payload
מונה מסגרות חוקיות רצופות	frame_good
מונה בתיים שגויים בזמן Sync	bytes_bad
מציין שהמסגרת הנוכחית שגויה ויש להתעלם משאר בתייה	frame_bad
השהיית איבוד Sync בהתאם לתזמון שנקבע	delay
אירוע Header חוקי שממתין לספירת Frame	flag

5.2 עקרונות התנהגות חשובים

- לפני Sync מתבצע חיפוש byte-by-byte עם תמיכה ב-Overlap.
- לאחר Header חוקי נספרים בדיוק 10 בתי Payload.
- בזמן Header, Sync, שגוי בגבול Frame הופך את כל שאר המסגרת ל-Bad Frame; דפוס Header בתוך יתרת המסגרת אינו פותח מסגרת חדשה במודל.
- Frame Good בזמן Sync מאפס את רצף ה-Bad Frames.
- לאחר 48 בתיים רעים מופעל delay לפני הורדת frame_detect, בהתאם לפרשנות התזמון שנקבעה.

אימות עצמאות המודל
מודל הייחוס אינו עותק של FSM ה-DUT. הוא ממומש כאלגוריתם מבוסס bytes, flags ומונים. הבחנה זו הייתה חשובה כדי לא לשכפל את אותו באג מה-DUT לתוך ה-checker.

6. תוכנית הגירויים וה-Sequences

Sequence	מטרה
end_at_header_seq	Header חוקי בקצה רצף של 48 בתים רעים, בדיקת גבול איבוד Sync.
seq_3_bad_frame	3 Good < Bad < Good < Bad < Good; וידוא שפחות מ-4 Bad לא מפילים Sync וש-Good מאפס רצף Bad.
seq_bad_between_good	2 Good < Bad < Good; בדיקת איפוס רצף רכישת Sync.
seq_bad_msb	AA/55 עם MSB שגוי לפני ואחרי Sync; כולל 4 Bad Frames לצורך Loss.
seq_header_inside_payload	Headers מסוג AA AF ו-BA 55 בתוך Payload של Bad Frames בזמן Sync.
seq_header_inside_payload_2	הרחבת Header-in-Payload למיקומים שונים ולתרחישי acquisition/sync.
seq_overlap	Overlap לפני AA AF 55 Sync: 55 AA BA וגם AA 55.
seq_loss_and_sync	רכישת Sync < 3 Good - איבוד Sync < 4 Bad Frames - רכישה מחדש.
seq_overlap_in_sync	Overlap ו-LSB candidates בגבולות Frames בזמן Sync.
seq_overlap_loss_sync	שני כיווני Overlap בדיוק סביב איבוד Sync ובגבול 4th Bad Frame.
seq_random_stress	Transaction constrained-random משולב בתוך ריצות Master אקראיות ארוכות.

6.1 אסטרטגיית Random

ה-Master Sequence מערבב תרחישים מכוונים עם stimulus רנדומלי. בכך מתקבלת גם ודאות לגבי Corner Cases שנבנו ידנית וגם גיוון רחב של Headers, אורכי transactions ILLEGAL ו-Payload אקראי.

בגרסת RTL Reference המתוקנת הורצו כל ה-Sequences וכן 50,000 טרנזקציות רנדומליות ללא שגיאות ב-Scoreboard וב-Assertions. נתון זה שימש sanity check לכך שהסביבה עצמה עקבית.

Assertion .7

כל בדיקות ה-Assertion ממוקמות בתוך הממשק if_dut ובדקות בכל הריצות. הן משלימות את מודל הייחוס ואת ה-Scoreboard באמצעות בדיקות מקומיות ותזמוניות. כך ניתן לזהות במהירות את מועד הסטייה ולבחון אותו בגלים בזמן הסימולציה.

Assertion	שם	מה נבדק
p1	out_reset	בזמן reset שתי היציאות מאופסות.
p2	legal_byte_position	fr_byte_position לעולם אינו גדול מ-11.
p3	get_sync	אחרי 3 Frames חוקיים רצופים מתקבל Sync בתזמון שנקבע.
p4	loss_sync_while_in_sync	4 Bad Frames רצופים כאשר כבר נמצאים ב-Sync גורמים לאיבוד Sync בתזמון המצופה.
p5	loss_sync_after_get_sync	4 Bad Frames שמגיעים מיד לאחר רכישת Sync גורמים לאיבוד Sync.
p6	byte_position_sync	אחרי Header חוקי בזמן Sync המיקום מתקדם 11..0.
p7	byte_position_without_sync	ב-Frames חוקיים לפני Sync המיקום מתקדם 11..0.
p8	bad_lsb_keeps_position_zero	Bad LSB בגבול Frame: ב-11 ולאחריו position נשאר 0 לאורך יתרת Bad Frame.
p9	bad_msb_keeps_position_zero	LSB חוקי + MSB שגוי: position נשאר 0 לאורך יתרת Bad Frame.
p10	overlap_check	Overlap לפני Sync מזהה וה-Payload שאחריו מתחיל ב-1 position.
p11	outputs_not_unknown	לאחר reset אין X/Z ב-frame_detect או fr_byte_position.

7.1 בדיקות Assertion המכוונות לבאגים

בדיקות p4 ו-p5 בודקות את תזמון איבוד הסנכרון. בדיקות p8 ו-p9 בודקות את התנהגות fr_byte_position לאחר Header שגוי בזמן סנכרון. בדיקת p10 בודקת את תרחיש ה-Overlap לפני סנכרון. בתוך המקורי בדיקות אלה חושפות את הסטיות המתועדות בפרק הממצאים.

8. Functional Coverage

ה-Coverage נאסף ברכיב my_cover משני מוניטורים. קיימת Covergroup ראשית שנדגמת בכל byte ושלוש Covergroups נוספות שנדגמות רק באירועים סמנטיים כדי לאפשר Transition Bins מדויקים.

מטרה	Coverpoint / Group
מצב Sync 0/1	cp_detect
Sync-ב Frames אחד ו-4 של Frame שהייה של 0<-1, 1<-0	cp_detect_tr
other-I AA, AF, 55, BA	cp_data
Sync Cross בין סוג byte למצב	data_sync
illegal_bins 12..15 + 11..0 כל הערכים	cp_byte_position
position-ל Sync Cross בין	detect_position
Sync רצף Frame מלא 0<-1<-...<-11 בזמן	cp_sync_frame
BA<-55 ו- AF<-AA	header_tran
Header חוקי בגבול 0<-11	header_at_frame_start
AA<-55 ו- 55<-AA	double_lsb
Sync AF<-AA<-55 ו- BA<-55<-AA, כולל לפני	overlap / overlap_before
Sync Payload בתוך AA/55 בזמן	lsb_in_payload
Payload בתוך AA AF / 55 BA	header_in_payload
Frame בגבול 55 או AA לאחר MSB Good/Bad	header_check_1/2
Good Frame counters 1,2,3	cp_good_frame
Bad Frame counters 1..4	cp_bad_frame
Good reset streak על רצפי Bad Frames כולל	cg_bad_tran
רצפי Good Frames כולל שבירת רצף	cg_good_tran
Loss, reacquire, reacquire twice	cg_sync_tran

8.1 Event-sampled transition coverage

Transition bins של good_frame, bad_frame ו-frame_detect אינם נדגמים בכל byte אלא רק כאשר האירוע הרלוונטי קורה. כך נמנעת שבירת Transition עקב ערכים חוזרים שאינם מייצגים שינוי סמנטי.
סטטוס: 100% Functional Coverage מה-bins שהוגדרו נסגרו בריצות הסופיות.

Group	Score	Instances	U+C	U	C	X	Goal	Weight	AtLeast	PerInst	Overlap	AutoBin	Missing	Comment
tb_pkg::my_cover::cg	100.00%		78	0	78	0	100%	1	1	0	1	64	64	
tb_pkg::my_cover::cg_ba...	100.00%		4	0	4	0	100%	1	1	0	1	64	64	
tb_pkg::my_cover::cg_go...	100.00%		3	0	3	0	100%	1	1	0	1	64	64	
tb_pkg::my_cover::cg_syn...	100.00%		3	0	3	0	100%	1	1	0	1	64	64	

תרשים 2 - Functional Coverage: כל ארבע קבוצות הכיסוי המוצגות נסגרו ב-100%.

Regression-ו Code Coverage .9

Code Coverage 9.1

ה-`Makefile` מריץ `VCS` עם הכיסוי הבא: `line, condition, toggle, branch, FSM, assert-ו`. לאחר הריצה מופק דוח באמצעות `URG` וניתן לפתוח אותו ב-`Verdi`.
`COV_FLAGS = -cm line+cond+tgl+branch+fsm+assert`

Name	Score	Line	Toggle	FSM	Condition	Branch	Assert
top	94.17%	100.00%	94.03%	83.33%	100.00%	96.77%	90.91%
uvm_custom_install_recor...	30.22%	30.43%				30.00%	
uvm_custom_install_verdi...	7.81%	4.67%	0.00%			18.75%	

תרשים 3 - Code Coverage של ה-DUT/top בריצת ה-Regression הסופית.

תוצאה סופית	מדד
100.00%	Line
100.00%	Condition
94.03%	Toggle
96.77%	Branch
83.33%	FSM
90.91%	Assertion coverage
94.17%	Overall Score

הסבר לחורי ה-Code Coverage שנותרו ב-DUT המקורי:

- `Line-ו Condition` נסגרו במלואם: כל השורות והתנאים הפונקציונליים הרלוונטיים הופעלו ברגרסיה.
- חור ה-`Toggle`: אות `reset` מופעל בתחילת הסימולציה ולאחר מכן משתחרר. מאחר שלא מבוצע `Reset` נוסף באמצע הריצה, לא נבדקת העלייה המחודשת של `reset` ולכן ה-`Toggle Coverage` אינו מלא.
- חור ה-`FSM`: המעבר החסר הוא `IDLE_FR <- HMSB_FR`. מעבר זה יכול להיכנס כאשר `Reset` מופעל בזמן שה-`FSM` נמצא ב-`Reset`. `HMSB_FR` באמצע תרחיש אינו חלק מה-`Scope` שנבדק ולכן המעבר נשאר לא מכוסה.
- חור ה-`Branch`: ענף ה-`default` של משפט ה-`case` במכונת המצבים אינו נלקח במהלך פעולה חוקית. ה-`FSM` נמצא תמיד באחד המצבים המוגדרים ולכן ה-`default` הוא נתיב הגנתי ולא תרחיש פונקציונלי שנדרש להגיע אליו.
- `Assertion Coverage` על ה-DUT המקורי: אחת מה-`properties` לא רשמה `successful match` ברגרסיה של התכן הבאגי. בריצת ה-`RTL Reference` המתוקן כל `p1-p11` מסתיימות ללא `Assertion Coverage-ו Failure` נסגר במלואו.

9.2 Regression על ה-DUT המקורי

הריצות הסופיות משלבות Coverage, Directed Sequences, Master Random, Scoreboard, Assertions ו-Corner Cases. מאחר שה-DUT המקורי מכיל באגים, קריטריון ההצלחה אינו 0 errors מול ה-DUT המקורי אלא שהשיגויות חוזרות באופן עקבי וממופות לממצאים ידועים, ללא failures לא מוסברים של סביבת האימות.

Assert	Gen_Info	Type	Attempt	Success/M	Failure	Incomplete	Vacuous	AllMatch	FirstMatch	Category	Severity
top.vifp1		Assertion	4292576	4	0	0	---	---	---	0	0
top.vifp2		Assertion	4292576	4292572	0	0	---	---	---	0	0
top.vifp3		Assertion	4292576	18939	0	0	---	---	---	0	0
top.vifp4		Assertion	4292576	11099	15265	2	---	---	---	0	0
top.vifp5		Assertion	4292576	6552	4248	0	---	---	---	0	0
top.vifp6		Assertion	4292576	72643	0	1	---	---	---	0	0
top.vifp7		Assertion	4292576	39423	0	0	---	---	---	0	0
top.vifp8		Assertion	4292576	16181	14522	1	---	---	---	0	0
top.vifp9		Assertion	4292576	5659	5659	1	---	---	---	0	0
top.vifp10		Assertion	4292576	20	1783	0	---	---	---	0	0
top.vifp11		Assertion	4292576	4292572	0	0	---	---	---	0	0
uvm_pkg.uvm_reg_map:...		Assertion	0	0	0	0	---	---	---	0	0
uvm_pkg.uvm_reg_map:...		Assertion	0	0	0	0	---	---	---	0	0

תרשים 4 - Assertion Summary עבור p11-p1 על ה-DUT המקורי; הכשלים מרוכזים ב-p9, p8, p5, p4 ו-p10 וממופים לממצאי התכן המתועדים.

```

2124233 UVM_ERROR scoreboard.sv(113) @ 85851410: uvm_test_top.env.scor [SCB_DETECT] SAMPLE=4292567 | FRAME_DETECT MISMATCH | EXP=0 ACT=1 | POS_EXP=4 POS_ACT=4 | good=1 bad=0 payload=7 delay=0
2124234 UVM_ERROR scoreboard.sv(113) @ 85851430: uvm_test_top.env.scor [SCB_DETECT] SAMPLE=4292568 | FRAME_DETECT MISMATCH | EXP=0 ACT=1 | POS_EXP=5 POS_ACT=5 | good=1 bad=0 payload=6 delay=0
2124235 UVM_ERROR scoreboard.sv(113) @ 85851450: uvm_test_top.env.scor [SCB_DETECT] SAMPLE=4292569 | FRAME_DETECT MISMATCH | EXP=0 ACT=1 | POS_EXP=6 POS_ACT=6 | good=1 bad=0 payload=5 delay=0
2124236 UVM_ERROR scoreboard.sv(113) @ 85851470: uvm_test_top.env.scor [SCB_DETECT] SAMPLE=4292570 | FRAME_DETECT MISMATCH | EXP=0 ACT=1 | POS_EXP=7 POS_ACT=7 | good=1 bad=0 payload=4 delay=0
2124237 UVM_ERROR scoreboard.sv(113) @ 85851490: uvm_test_top.env.scor [SCB_DETECT] SAMPLE=4292571 | FRAME_DETECT MISMATCH | EXP=0 ACT=1 | POS_EXP=8 POS_ACT=8 | good=1 bad=0 payload=3 delay=0
2124238 UVM_ERROR scoreboard.sv(113) @ 85851510: uvm_test_top.env.scor [SCB_DETECT] SAMPLE=4292572 | FRAME_DETECT MISMATCH | EXP=0 ACT=1 | POS_EXP=9 POS_ACT=9 | good=1 bad=0 payload=2 delay=0
2124239 UVM_INFO /eda/synopsys/2021-22/RHELx86/VCS_2021.09-SP1/etc/uvmm/objection.svh(1274) @ 85851520: reporter [TEST_DONE] 'run' phase is ready to proceed to the 'extract' phase
2124240 UVM_INFO scoreboard.sv(305) @ 85851520: uvm_test_top.env.scor [SCB_SUMMARY] Checked 4292572 samples, errors = 2029921
2124241
2124242 --- UVM Report catcher Summary ---
2124243
2124244
2124245 Number of demoted UVM_FATAL reports : 0
2124246 Number of demoted UVM_ERROR reports : 0
2124247 Number of demoted UVM_WARNING reports : 0
2124248 Number of caught UVM_FATAL reports : 0
2124249 Number of caught UVM_ERROR reports : 0
2124250 Number of caught UVM_WARNING reports : 0
2124251
2124252 --- UVM Report Summary ---
2124253
2124254 ** Report counts by severity
2124255 UVM_INFO : 3
2124256 UVM_WARNING : 0
2124257 UVM_ERROR : 2029921
2124258 UVM_FATAL : 0
2124259 ** Report counts by id
2124260 [RNTST] 1
2124261 [SCB_DETECT] 1222624
2124262 [SCB_POS] 807297
2124263 [SCB_SUMMARY] 1
2124264 [TEST_DONE] 1
2124265 $finish called from file "/eda/synopsys/2021-22/RHELx86/VCS_2021.09-SP1/etc/uvmm/objection.svh", line 437.
2124266 $finish at simulation time 85851520
2124267 Simulation complete, time is 85851520 ns.
2124268 uvm_root.svh, 437 : $finish;

```

תרשים 5 - סיכום ריצת ה-Regression: 4,292,572 samples נבדקו, 2,029,921 mismatches דווחו, ללא UVM_FATAL.

פרט	ערך
מספר Samples שנבדקו ב-Scoreboard	4,292,572
SCB errors ב-DUT המקורי	2,029,921
Assertion failures ב-DUT המקורי	41,477
UVM_FATAL	0
Functional Coverage	100%
SCB_DETECT mismatches	1,222,624
SCB_POS mismatches	807,297
UVM_WARNING	0

10. ממצאי באגים ב-DUT המקורי

הסביבה לא נועדה להתאים את עצמה להתנהגות ה-DUT אלא להשוות אותו להתנהגות המצופה. הממצאים הבאים נצפו ב-Waveforms, ב-Scoreboard וב-Assertions. הבאגים נשמרו ב-DUT המקורי לצורך ההגשה, כדי להציג את יכולת סביבת האימות לגלותם.


ID	שם	תיאור	נחשף על ידי
BUG-01	Loss of Sync מוקדם	לאחר 4 Bad Frames, frame_detect יורד sample אחד מוקדם ביחס לתזמון מודל הייחוס.	Scoreboard, p4, p5, seq_loss_and_sync, seq_header_at_end
BUG-02	חיפוש Header בתוך Bad Frame בזמן Sync	אחרי Header שגוי בגבול Frame ה-DUT חוזר לחיפוש byte-by-byte; Header שנמצא בתוך יתרת ה-Frame יכול להתחיל ספירה מחדש במקום להיזרק עד הגבול הבא.	Scoreboard, p8/p9, seq_header_inside_payload, seq_header_inside_payload_2
BUG-03	Bad MSB גורם ל- position glitch	לאחר LSB חוקי ו-MSB שגוי נצפתה התקדמות לא רצויה של fr_byte_position במקום להישאר 0 לאורך Bad Frame.	p9, seq_bad_msb
BUG-04	Overlap לפני Sync	ברצפים 55 AA AF או 55 BA AA ה- byte שנכשל כ-MSB אינו מטופל באופן מלא כ-LSB חדש, ולכן ה-DUT עלול לפספס Header חופף.	p10, seq_overlap
BUG-05	Corner בגבול Loss	כאשר byte אחרון של 4th Bad Frame הוא AA/55, תגובת ה-DUT ל-LSB candidate בתוך המסגרת יכולה לשבש Header חוקי שמגיע מיד לאחר איבוד Sync.	seq_overlap_loss_sync, Waveform debug
Root cause מרכזי BUG-02, BUG-03 וחלק מ-BUG-05 קשורים לאותו עיקרון: לאחר שנקבע ש-Frame בזמן Sync הוא שגוי, ה-DUT המקורי חוזר מוקדם מדי ללוגיקת חיפוש Header במקום להתעלם משאר בתי המסגרת עד לגבול byte-12 הבא.			

10.1 תזמון איבוד סנכרון - BUG-01

צפוי: לאחר ארבע מסגרות שגויות רצופות בזמן סנכרון, חיווי הסנכרון צריך להישאר פעיל עד נקודת הירידה שהוגדרה במודל הייחוס.

בפועל בתכן המקורי: חיווי הסנכרון יורד כאשר מונה הבתים הלא-מיושרים מגיע לערך 47, ולכן הירידה מתרחשת מחזור אחד מוקדם מדי.


משמעות: פער התזמון מזוהה בבדיקות p4 ו-p5 וכן בהשוואת חיווי הסנכרון ב-Scoreboard.



תרשים 6 - BUG-01: ארבע המסגרות השגויות מסומנות בביור; כל מסגרת מתחילה בדפוס x2120 ומסתיימת ב-x000 ולכן ניתן לזהות את גבולות המסגרות ואת נקודת איבוד הסנכרון.

10.2 זיהוי Header חוקי בתוך מסגרת שגויה - BUG-02/03


צפוי: בזמן סנכרון Header שגוי בתחילת מסגרת הופכת את כל אותה מסגרת לשגויה. Header שנראה חוקי בתוך המטען צריך להישאר מידע בלבד עד גבול המסגרת הבא.
בפועל: התכן המקורי חוזר לחפש Header בתוך אותה מסגרת. לכן Header חוקי שמופיעה בתוך המטען גורמת למונה מיקום הבית להתחיל להתקדם מחדש.
משמעות: התופעה מזוהה בבדיקות p8 ו-p9 וכן בשגיאות SCB_POS שמדווח ה-Scoreboard.



תרשים 7 - BUG-02/03: הקווים הירוקים מסמנים את גבולות המסגרות. לאחר כותרת שגויה בתחילת מסגרת, כותרת חוקית בתוך המטען גורמת לתכן להתחיל מחדש את מונה מיקום הבית במקום להמתין לגבול הבא.

10.3 תרחיש חפיפה וגבולות איבוד סנכרון - BUG-04/05

צפוי: לפני סנכרון, בית שנכשל בתור הבית השני של הכותרת יכול להיות בעצמו הבית הראשון של כותרת חדשה, ולכן יש לבדוק אותו מחדש ולא לדלג עליו.
בפועל: בתרחישי חפיפה ובמקרי קצה סמוך לאיבוד סנכרון התכן המקורי אינו שומר תמיד על גבולות המסגרת הצפויים.
משמעות: הסטייה מזוהה באמצעות p10 ובאמצעות תרחישי החפיפה המכוונים שנבנו במיוחד למקרי קצה אלה.



תרשים 8 - BUG-04/05: תרחיש חפיפה לפני סנכרון שבו בית שנכשל בתור הבית השני של הכותרת עשוי להיות הבית הראשון של כותרת חדשה.

10.4 בדיקת תקינות הסביבה מול RTL Reference מתוקן

כדי להפריד בין "באג ב-DUT" לבין "באג בסביבת האימות", נבנתה לצורכי בדיקה בלבד גרסת RTL מתוקנת שמתנהגת לפי מודל הייחוס. גרסה זו אינה מחליפה את ה-DUT המקורי בהגשה.

תוצאה	בדיקה
עברו ללא שגיאות	כל ה-Directed Sequences
50,000 טרנזקציות ללא שגיאות	Random Regression
errors 0	Scoreboard
failures 0	Assertions
כל ה-bins שהוגדרו נפגעו	Functional Coverage
UVM_ERROR=0, UVM_FATAL=0, UVM_WARNING=0	UVM Report Summary
Failure=0 בכל ה-Assertions	Assertions p1-p11
Overall 96.61%; Line 100%; Toggle 98.82%; Condition 84.21%; Branch 100%; Assert 100%; FSM = N/A	Code Coverage - Reference RTL

```

49 --- UVM Report catcher Summary ---
50
51
52 Number of demoted UVM_FATAL reports : 0
53 Number of demoted UVM_ERROR reports : 0
54 Number of demoted UVM_WARNING reports: 0
55 Number of caught UVM_FATAL reports : 0
56 Number of caught UVM_ERROR reports : 0
57 Number of caught UVM_WARNING reports : 0
58
59 --- UVM Report Summary ---
60
61 ** Report counts by severity
62 UVM_INFO : 3
63 UVM_WARNING : 0
64 UVM_ERROR : 0
65 UVM_FATAL : 0
66 ** Report counts by id
67 [RNTST] 1
68 [SCB_SUMMARY] 1
69 [TEST_DONE] 1
70 $finish called from file "/eda/synopsys/2021-22/RHELx86/VCS_2021.09-SP1/etc/uvm/base/uvm_root.svh", line 437.
71 $finish at simulation time 85851520
72 Simulation complete, time is 85851520 ns.
73 uvm_root.svh, 437 : $finish;

```

RTL Reference מתוקן - UVM Report Summary ללא Error, Warning או Fatal.

Assert	Gen_Info	Type	Attempt	Success/M	Failure	Incomplete	Vacuous	AllMatch	FirstMatch	Category	Severity
top.vifp1		Assertion	4292576	4	0	0	0	---	---	---	0
top.vifp2		Assertion	4292576	4292572	0	0	0	---	---	---	0
top.vifp3		Assertion	4292576	20940	0	1	0	---	---	---	0
top.vifp4		Assertion	4292576	18660	0	0	0	---	---	---	0
top.vifp5		Assertion	4292576	8485	0	1	0	---	---	---	0
top.vifp6		Assertion	4292576	33614	0	0	0	---	---	---	0
top.vifp7		Assertion	4292576	51119	0	0	0	---	---	---	0
top.vifp8		Assertion	4292576	17678	0	0	0	---	---	---	0
top.vifp9		Assertion	4292576	208	0	0	0	---	---	---	0
top.vifp10		Assertion	4292576	4316	0	0	0	---	---	---	0
top.vifp11		Assertion	4292576	4292572	0	0	0	---	---	---	0
uvm_pkg.uvm_reg_mapr...		Assertion	0	0	0	0	0	---	---	---	0
uvm_pkg.uvm_reg_mapr...		Assertion	0	0	0	0	0	---	---	---	0

RTL Reference מתוקן - כל p1-p11 Assertions ללא Failures.

Group	Score	Instances	U+C	U	C	X	Goal	Weight	AtLeast	PerInst	Overlap	AutoBin	Missing	Comment
tb_pkg::my_cover::cg	100.00%		78	0	78	0	100%	1	1	0	1	64	64	
tb_pkg::my_cover::cg_ba...	100.00%		4	0	4	0	100%	1	1	0	1	64	64	
tb_pkg::my_cover::cg_go...	100.00%		3	0	3	0	100%	1	1	0	1	64	64	
tb_pkg::my_cover::cg_syn...	100.00%		3	0	3	0	100%	1	1	0	1	64	64	

RTL Reference מתוקן - Functional Coverage מלא בכל ארבע קבוצות הכיסוי.

Name	Score	Line	Toggle	FSM	Condition	Branch	Assert
top	96.61%	100.00%	98.82%		84.21%	100.00%	100.00%
uvm_custom_install_recor...	30.22%	30.43%				30.00%	
uvm_custom_install_verdi...	7.81%	4.67%	0.00%			18.75%	

RTL Reference מתוקן - Coverage Code תומך; אין Coverage FSM משום שהמימוש המתוקן אינו משתמש ב-FSM מפורש.

משמעות

הריצה הנקייה מול RTL Reference המתוקן מחזקת שה-Scoreboard, ה-Assertions, ה-Stimulus וה-Functional Coverage עקביים ביניהם. אותה סביבת אימות שדיווחה ממצאים רבים מול ה-DUT המקורי מסתיימת מול התכן המתוקן ללא UVM errors וללא assertion failures, וכל ה-bins של Functional Coverage נסגרו. ל-RTL Reference אין FSM מפורש ולכן Coverage FSM אינו מוצג. נתוני Coverage של תכן זה הם מידע תומך בלבד ואינם קריטריון Coverage Closure של ה-DUT המקורי.

11. Traceability וקריטריוני סיום

סטטוס	Coverage	Checker	Stimulus	דרישה	Req
נבדק	header_tran, cp_data	Scoreboard	random / כלליים seqs	Header1: AA AF	R01
נבדק	header_tran, cp_data	Scoreboard	random / כלליים seqs	Header2: 55 BA	R02
נבדק	header_check_1/2	Scoreboard	seq_bad_msb / seq_bad_between_good	דחיית Header שגוי	R03
חשף-BUG-04	overlap_before	p10	seq_overlap	Sync לפני Overlap	R04
נבדק	cp_good_frame, cg_good_tran	p3 + Scoreboard	Sequences מספר	Sync <- Good 3	R05
נבדק	cg_good_tran	Scoreboard	seq_bad_between_good	Good streak שבירת	R06
נבדק	cp_data/cross	Scoreboard	Random + directed	Header1/Header2 שילוב	R07
נבדק	cp_byte_position	p7	directed	Sync לפני position	R08
נבדק	cp_sync_frame	p6	directed	Sync בזמן position	R09
נבדק	illegal_bins	p2,p11	כל הריצות	position בטווח XZ no	R10
חשף-BUG-01	cp_bad_frame, cg_sync_tran	p4,p5 + Scoreboard	seq_loss_and_sync, header_at_end	Loss <- Bad 4	R11
נבדק	cg_bad_tran	Scoreboard	seq_3_bad_frame	Sync לא מפילים Bad 1-3	R12
נבדק	cg_sync_tran	Scoreboard	seq_loss_and_sync	Reacquire after loss	R13
חשף-BUG-02	header_in_payload	p8,p9 + Scoreboard	seq_header_inside_payload, _2	Payload בתוך Header	R14
חשף-BUG-03	header_check_1/2	p9	seq_bad_msb	Valid LSB + Bad MSB	R15
נבדק / קשור BUG-02	cp_bad_frame	p8	Random + directed	Bad LSB	R16
נבדק	-	p1	top reset	Reset outputs	R17
חשף-BUG-05 Corner	overlap/crosses	Scoreboard	seq_overlap_in_sync, seq_overlap_loss_sync	Loss סביב Overlap	R18

11.1 קריטריוני סיום

מצב	קריטריון
הושג	כל רכיבי הסביבה מתקמפלים ורצים ב-VCS
הושג	Directed Sequences הורצו ונבדקו ב-Waveforms
הושג	Master Random / Regression ארוך
100%	Functional Coverage של ה-bins שהוגדרו
הושג	Assertions מופעלות וממופות לדרישות
הושג	Scoreboard משווה cycle-by-cycle ומדווח ממצאים
הושג - כל הכשלים ממופים לבאגים מתועדים	כל Failure מול DUT המקורי מוסבר וממופה לבאג
הושג - כיסוי כולל 94.17% החורים שנותרו מתועדים	Code Coverage נמדד וחורים מוסברים

הערה: מאחר שה-DUT המקורי מכיל באגים מאומתים, קריטריון "errors 0" אינו מתאים ל-Regression של ההגשה. הקריטריון הנכון הוא שכל השגיאות הן צפויות, משתחזרות ומקושרות לממצא מתועד. הוכחת 0 errors בוצעה בנפרד מול RTL Reference מתוקן.

12. סיכום

סביבת האימות שנבנתה מכסה את התנהגות ה-Frame Aligner החל מזיהוי Header בסיסי ועד Corner Cases של איבוד/השגת Sync, Header בתוך Payload ו-Overlap. הבדיקה משלבת Directed Sequences, Constrained Random, Reference Model בלתי תלוי, Assertions, Scoreboard cycle-by-cycle ו-Functional/Code Coverage.

הפרויקט מדגים נקודה מרכזית בוורטיפיקציה: סביבת בדיקה טובה אינה רק "גורמת לטסט לעבור", אלא מסוגלת להבדיל בין התנהגות צפויה לסטייה בתכן, לשחזר אותה ולמפות אותה לדרישה. ה-DUT המקורי חשף מספר באגים עקביים, בעוד RTL Reference מתוקן עבר את אותה סביבת בדיקה ללא שגיאות.

נספח א - הוראות הרצה

פקודה	פעולה
make	Compile + פתיחת GUI רגיל
make comp	Compile בלבד
make run TEST=my_test	Simulation ללא GUI
make gui TEST=my_test	Simulation עם GUI
make cov TEST=my_test	Functional + Code + Assertion coverage והפקת URG report
make cov_gui TEST=my_test	Coverage ולאחר מכן פתיחה ב-Verdi
make clean	מחיקת קבצים שנוצרו בריצה

פרטי Simulation

- Compiler: Synopsys VCS עם -sverilog -full64 -ntb_opts uvm.
- Timescale: 1ns/1ns.
- Debug: -kdb -debug_acc+all.
- Code coverage: line + condition + toggle + branch + FSM + assertion.
- Clock ב-top: שינוי כל 10ns, מחזור 20ns.
- Reset: active-high בתחילת הסימולציה למשך 4 negedges.

נספח ב - רשימת קבצי הפרויקט

#	קובץ	תפקיד
1	agent_in.sv	Active input agent
2	agent_out.sv	Passive output agent
3	coverage.sv	Functional coverage
4	driver.sv	UVM driver
5	dut.fl	VCS file list
6	environment.sv	UVM environment
7	Frame_aligner.v	DUT המקורי
8	header_at_end.sv	Directed sequence
9	interface.sv	Interface + clocking blocks + assertions
10	makefile	Build/run/coverage targets
11	master_seq.sv	Master sequence
12	monitor_in.sv	Input monitor
13	monitor_out.sv	Output monitor
14	scoreboard.sv	Scoreboard + reference model
15	seq_3_bad_frame_in_sync.sv	Directed sequence
16	seq_bad_between_good.sv	Directed sequence
17	seq_bad_msb.sv	Directed sequence
18	seq_header_in_payload.sv	Directed sequence
19	seq_header_in_payload_2.sv	Directed sequence
20	seq_loss_and_sync.sv	Directed sequence
21	seq_overlap.sv	Directed sequence
22	seq_overlap_in_sync.sv	Directed sequence
23	seq_overlap_loss_sync.sv	Directed sequence
24	seq_random.sv	Random stress sequence
25	sequencer.sv	UVM sequencer
26	tb_pkg.sv	Package + include order
27	test.sv	UVM test
28	top.sv	Top-level simulation
29	transaction.sv	Sequence item / transaction

מקורות מסמך

- frame_aligner.pdf - מפרט הקורס המקורי.
- תוכנית וריפיקציה.pdf - תוכנית הווריפיקציה המוקדמת.
- 29 קבצי Makefile/Verilog/SystemVerilog של סביבת האימות הסופית.